• 北大核心期刊(《中文核心期刊要目总览》2017版)
  • 中国科技核心期刊(中国科技论文统计源期刊)
  • JST 日本科学技术振兴机构数据库(日)收录期刊

留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

一种应用在50~64Gb/s的SERDES接收机中的DSP的设计与实现

刘敏 郑旭强 李伟杰 刘朝阳 徐华 张秋月 刘新宇

刘敏, 郑旭强, 李伟杰, 刘朝阳, 徐华, 张秋月, 刘新宇. 一种应用在50~64Gb/s的SERDES接收机中的DSP的设计与实现[J]. 微电子学与计算机, 2022, 39(11): 102-109. doi: 10.19304/J.ISSN1000-7180.2022.0261
引用本文: 刘敏, 郑旭强, 李伟杰, 刘朝阳, 徐华, 张秋月, 刘新宇. 一种应用在50~64Gb/s的SERDES接收机中的DSP的设计与实现[J]. 微电子学与计算机, 2022, 39(11): 102-109. doi: 10.19304/J.ISSN1000-7180.2022.0261
LIU Min, ZHENG Xuqiang, LI Weijie, LIU Chaoyang, XU Hua, ZHANG Qiuyue, LIU Xinyu. A 50~64Gb/s DSP used in SERDES receiver[J]. Microelectronics & Computer, 2022, 39(11): 102-109. doi: 10.19304/J.ISSN1000-7180.2022.0261
Citation: LIU Min, ZHENG Xuqiang, LI Weijie, LIU Chaoyang, XU Hua, ZHANG Qiuyue, LIU Xinyu. A 50~64Gb/s DSP used in SERDES receiver[J]. Microelectronics & Computer, 2022, 39(11): 102-109. doi: 10.19304/J.ISSN1000-7180.2022.0261

一种应用在50~64Gb/s的SERDES接收机中的DSP的设计与实现

doi: 10.19304/J.ISSN1000-7180.2022.0261
基金项目: 

国家重点研发计划 2018YFB2202302

详细信息
    作者简介:

    刘敏   男,(1995-),硕士研究生.研究方向为高速串行接口中的DSP的设计与实现的研究

    李伟杰  男,(1997-),硕士研究生.研究方向为高速串行接口中的DSP的设计与实现的研究

    刘朝阳  男,(1995-),硕士研究生.研究方向为高速串行接口中的CTLE的研究

    徐华  男,(1997-),博士研究生.研究方向为高速ADC的研究

    张秋月   女,(1997-),硕士研究生.研究方向为高速串行接口中的CTLE的研究

    刘新宇   男,(1997-),博士,研究员.研究方向为微波功率模块的研究

    通讯作者:

    郑旭强(通讯作者)  男,(1983-),博士,研究员.研究方向为高速串行接口系统的研究. E-mail: zhengxuqiang@ime.ac.cn

  • 中图分类号: TN402

A 50~64Gb/s DSP used in SERDES receiver

  • 摘要:

    介绍了一种基于4脉冲幅度调制(PAM4)SERDES接收机中的专用数字信号处理器(DSP),主要解决高速串行接口中在50~64 Gb/s的超高速传输速率和20~30 dB大幅度信道衰减下的数据恢复问题.该DSP的32路并行结构使系统能够处理50~64 Gb/s的高速数据信号; 同时,应用了16-tap的前馈均衡器(FFE),解决了20~30 dB大幅度信道衰减下的数据恢复问题; 运用了最小均方算法(LMS)的自适应算法与FFE结合使用,使其能够在不同的信道衰减下都能够自适应的找到最佳的高频补偿并消除传输信道所产生的衰减影响和码间干扰(ISI)问题; 同时,为解决传统判决反馈均衡器(DFE)在实现并行结构时带来的反馈环路的时序紧张问题,采用了预判决式结构改良的DFE,其级联在FFE后用来消除剩余的ISI并判决出正确数据信号从而配合FFE均衡恢复出原数据信号.该DSP架构在通过仿真验证后利用28nm CMOS工艺进行了加工制造,通过仿真验证和测试验证发现其能够在50 Gb/s的传输速率和20~30 dB信道衰减下达到良好的均衡效果.最终的DSP芯片面积为2.02 mm2,误码率最低到5.21e-9.

     

  • 图 1  传统串行FFE

    Figure 1.  The structure of serial in FFE

    图 2  32路并行架构的16-tap FFE结构图

    Figure 2.  The structure of 32 channel 16-tap FFE

    图 3  FFE输入数据重组

    Figure 3.  The combination of FFE input data

    图 4  16-tap FFE求解输出

    Figure 4.  The output method of 16-tap FFE

    图 5  使用全部乘积因子的LMS算法应用在FFE中的实现

    Figure 5.  The implementation of LMS in FFE using all product factors

    图 6  利用伪随机的LMS算法应用在FFE中的实现

    Figure 6.  The implementation of LMS in FFE using random factors

    图 7  在23 dB信道衰减下LMS算法计算出的16-tap FFE系数

    Figure 7.  The coefficients of 16-tap FFE from LMS algorithm in 23 dB

    图 8  传统串行1-tap DFE结构

    Figure 8.  The structure of serial in DFE

    图 9  32路并行架构预判决DFE结构框图

    Figure 9.  The structure of 32 channel pre-decision DFE

    图 10  仿真信道S21参数

    Figure 10.  The S21 of channel in Simulation

    图 11  33dB下系统均衡结果眼图

    Figure 11.  The eye diagram in 33dB

    图 12  23dB下系统均衡结果眼图

    Figure 12.  The eye diagram in 23dB

    图 13  DSP均衡结果的VEC趋势图

    Figure 13.  The chart of VEC for DSP equalization

    图 14  误码仪电平分布图

    Figure 14.  The waveform of electrical level from Bit Error Ratio Tester

    图 15  接收机后端版图和芯片图

    Figure 15.  The layout of receiver

    图 16  芯片测试环境

    Figure 16.  The environment for test

  • [1] DE ABREU FARIAS NETO P W, HEARNE K, CHLIS I, et al. A 112 - 134-Gb/s PAM4 receiver using a 36-way dual-comparator TI-SAR ADC in 7-nm FinFET[J]. IEEE Solid-State Circuits Letters, 2020, 3: 138-141. DOI: 10.1109/LSSC.2020.3007580.
    [2] KIRAN S, CAI S C, ZHU Y M, et al. Digital equalization with ADC-based receivers: two important roles played by digital signal processingin designing analog-to-digital-converter-based wireline communication receivers[J]. IEEE Microwave Magazine, 2019, 20(5): 62-79. DOI: 10.1109/MMM.2019.2898025.
    [3] 钱丽霞. 基于长线传输系统的自适应FFE-DFE均衡技术的研究[D]. 南京: 南京邮电大学, 2015.

    QIAN L X. Research of FFE-DEF adaptive equalization technology in long-line transmission system[D]. Nanjing: Nanjing University of Posts and Telecommunications, 2015.
    [4] BAILEY J, SHAKIBA H, NIR E, et al. 8.8 A 112Gb/s PAM-4 low-power 9-tap sliding-block DFE in a 7nm FinFET Wireline receiver[C]//2021 IEEE International Solid-State Circuits Conference (ISSCC). San Francisco: IEEE, 2021: 140-142. DOI: 10.1109/ISSCC42613.2021.9365853.
    [5] 徐洪敏, 肖丕强, 黄小燕. 光纤通信网络子信道快速动态分配方法[J]. 激光杂志, 2021, 42(11): 128-132. DOI: 10.14016/j.cnki.jgzz.2021.11.128.

    XU Hongmin, XIAO Piqiang, HUANG Xiaoyan. Fast dynamic allocation method of subchannels in optical fiber communication network[J]. Laser Journal, 2021, 42(11): 128-132. DOI: 10.14016/j.cnki.jgzz.2021.11.128.
    [6] LACROIX M A, WONG H, LIU Y H, et al. 6.2 a 60Gb/s PAM-4 ADC-DSP transceiver in 7nm CMOS with SNR-based adaptive power scaling achieving 6.9pJ/b at 32dB loss[C]//2019 IEEE International Solid-State Circuits Conference (ISSCC). San Francisco: IEEE, 2019: 114-116. DOI: 10.1109/ISSCC.2019.8662322.
    [7] 闫华, 杨煜. 应用于10Gbit/s光通信及背板传输的自适应均衡器设计[J]. 电子与封装, 2020, 20(5): 49-55. DOI: 10.16257/j.cnki.1681-1070.2020.0513.

    YAN Hua, YANG Yu. Design of an adaptive equalizer for 10 Gbit/s optical and backplane communications[J]. Electronics & Packaging, 2020, 20(5): 49-55. DOI: 10.16257/j.cnki.1681-1070.2020.0513.
    [8] EL-GAMMAL K A, HASSAN A N, IBRAHIM S A. A 10 Gbps ADC-based equalizer for serial I/O receiver[C]//2015 10th International Design & Test Symposium (IDT). Amman: IEEE, 2015: 38-43. DOI: 10.1109/IDT.2015.7396733.
    [9] WIDROW B, HOFF M E. Adaptive switching circuits[J]. 1960 IRE WESCON Convention Record, 1960: 96-104.
    [10] 冯琪琛, 俞剑, 徐烈伟, 等. 一款基于码型检测SS-LMS算法的自适应均衡接收器[J]. 复旦学报(自然科学版), 2019, 58(4): 441-453. DOI: 10.15943/j.cnki.fdxb-jns.2019.04.005.

    FENG Qichen, YU Jian, XU Liewei, et al. A receiver with self-adaptive equalizer controlled by pattern detection based SS-LMS algorithm[J]. Journal of Fudan University (Natural Science), 2019, 58(4): 441-453. DOI: 10.15943/j.cnki.fdxb-jns.2019.04.005.
    [11] 展永政, 胡庆生. 采用0.18μm CMOS工艺的高速模拟自适应判决反馈均衡器[J]. 浙江大学学报(工学版), 2019, 53(12): 2423-2430. DOI: 10.3785/j.issn.1008-973X.2019.12.021.

    ZHAN Yongzheng, HU Qingsheng. High-speed analog-adaptive decision feedback equalizer with 0.18 μm CMOS technology[J]. Journal of Zhejiang University (Engineering Science), 2019, 53(12): 2423-2430. DOI: 10.3785/j.issn.1008-973X.2019.12.021.
    [12] TRAKULTRITRUNG A, THANANGCHUSIN E, CHIVAPREECHA S. Distributed arithmetic LMS adaptive filter implementation without look-Up table[C]//2012 9th International Conference on Electrical Engineering/Electronics, Computer, Telecommunications and Information Technology. Phetchaburi: IEEE, 2012: 1-4. DOI: 10.1109/ECTICon.2012.6254284.
    [13] NEKOUEI F, TALEBI N Z, KAVIAN Y S, et al. FPGA implementation of LMS self correcting adaptive filter (SCAF) and hardware analysis[C]//2012 8th International Symposium on Communication Systems, Networks & Digital Signal Processing. Poznan: IEEE, 2012: 1-5. DOI: 10.1109/CSNDSP.2012.6292753.
    [14] 赵文斌, 张长春, 张桄华, 等. 一种25Gbit/s CMOS自适应判决反馈均衡器[J]. 微电子学, 2021, 51(5): 666-671. DOI: 10.13911/j.cnki.1004-3365.200569.

    ZHAO Wenbin, ZHANG Changchun, ZHANG Guanghua, et al. A 25 Gbit/s CMOS adaptive decision feedback equalizer[J]. Microelectronics, 2021, 51(5): 666-671. DOI: 10.13911/j.cnki.1004-3365.200569.
    [15] OH D, PARHI K K. Low complexity design of high speed parallel decision feedback equalizers[C]//IEEE 17th International Conference on Application-Specific Systems, Architectures and Processors. Steamboat Springs: IEEE, 2006: 118-124. DOI: 10.1109/ASAP.2006.43.
    [16] UPADHYAYA P, POON C F, LIM S W, et al. A fully adaptive 19-58-Gb/s PAM-4 and 9.5-29-Gb/s NRZ Wireline transceiver with configurable ADC in 16-nm FinFET[J]. IEEE Journal of Solid-State Circuits, 2019, 54(1): 18-28. DOI: 10.1109/JSSC.2018.2875091.
  • 加载中
图(16)
计量
  • 文章访问数:  100
  • HTML全文浏览量:  62
  • PDF下载量:  18
  • 被引次数: 0
出版历程
  • 收稿日期:  2022-04-20
  • 修回日期:  2022-05-17
  • 网络出版日期:  2022-11-29

目录

    /

    返回文章
    返回